# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-256108

(43) Date of publication of application: 21.09.2001

(51)Int.CI.

G06F 12/08 G06F 12/06

G06F 12/10 G06F 15/78

(21)Application number: 2000-065934

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22) Date of filing:

10.03.2000


(72)Inventor: IWASAKI YASUO

# (54) MICROPROCESSOR WITH BUILT-IN MEMORY

# (57)Abstract:

PROBLEM TO BE SOLVED: To perform the separate use of a memory and a cache memory suppressing the decline of an operation speed in a microprocessor for using a built-in memory and a built-in cache memory together.

SOLUTION: This microprocessor incorporating both memory and cache memory is provided with an address conversion buffer for allocating the using area of the memory and a constitution information register for managing the attributes of the memory after address conversion by the address conversion buffer for the respective kinds of the memory. The address of the memory is dynamically used on the basis of the address conversion buffer, an actual



address is recognized from the address conversion buffer at the time of the operation execution of the microprocessor, the attribute of the corresponding memory is checked and whether to directly hit the memory or to hit the cache memory is decided corresponding to the attribute.

# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(II)特許出與公開登号 特開2001-256108 (P2001-256108A)

(43)公開日 平成13年9月21日(2001.9.21)


(51) Int.CL'		識別記号		FI				テーマロード(参考)			
G06F	12/08			G06F 1		12/08			P	5B005	
									W	5B060	
	12/06	5 2 2			12/06			522A		5B062	
	12/10				1	2/10			Α		
	15/78	510			15/78			5 1	0 A		
			審查商求	未商求	部求	質の数 2	OL	(全:	5 頁)	最終質に	姓く
(21)出顧番号		特爾2000-65934( P2000-65934)		(71)	出廢人						
<b></b>							被探式				
(22)出版日		平成12年3月10日(2000.3.10)		(2.1)	<u> </u>	• • • • • •		区北の	为二丁	目2番3号	
			•	(72)	<b>宛明者</b>		保男				
									为二丁	目2番3号	Ξ
				穀電機株							
				(74)	代理人	10009	19461				
						介理:	上 游共	2 2 3	(9)	2名)	
				F夕	ーム(き	考) 5	3005 JJ	13 1900	S NORDC	SIM COM	
							N	125 W10	8 UU23	UU4 J	
						5	8060 A	112 4419	5 AC10	CAG3 14402	
							Mili	<b>03</b>			
						5	B062 A	03 CCO	l DDO1	D()02 DD05	
				i							

### (54)【発明の名称】 メモリ内蔵マイクロプロセッサ

## (57)【要約】

【課題】 内蔵メモリと内蔵キャッシュメモリを併用するマイクロプロセッサにおいて、演算退度の低下を抑えたメモリとキャッシュメモリの使い分けを行わうとする。

【解決手段】 メモリとキャッシュメモリを共に内蔵するマイクロプロセッサにおいて、メモリの使用領域を割り当てるアドレス変換バッファと、アドレス変換バッファによるアドレス変換後のメモリの属性をメモリの複類 毎に管理する構成情報レジスタとを備えて、メモリのアドレスをアドレス変換バッファに基づいて動的に使用し、マイクロプロセッサの演算実行時にアドレス変換バッファから真アドレスを知り、対応するメモリの属性を調べて、属性対応でメモリを直接ヒットするか、またはキャッシュメモリをヒットするかを決めるようにした。



(2)

特闘2001-256108

#### 【特許請求の範囲】

【鹍求項】】 メモリとキャッシュメモリを共に内蔵す るマイクロプロセッサにおいて、

1

上記メモリの使用領域を割り当てるアドレス変換バッフ

上記アドレス変換バッファによるアドレス変換後の上記 メモリの居性をメモリの種類毎に管理する機成情報レジ スタとを償えて、

上記メモリのアドレスを上記アドレス変換バッファに基 づいて動的に使用し、上記マイクロプロセッサの消算祭 19 行時に上記アドレス変換バッファから実アドレスを知 り、対応する上記メモリの関性を調べて、該層性対応で メモリを直接ヒットするか、またはキャッシュメモリを ヒットするかを挟めるようにしたことを特徴とするメモ リ内蔵マイクロプロセッサ。

【請求項2】 アドレス変換パッファをミス・ヒットし た場合は、該、ミスピットしたアドレスの居住を調べ て、所定の低速メモリである場合はキャッシュに登録す るようにしたことを特徴とする請求項1記載のメモリ内 蔵マイクロプロセッサ。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、メモリとキャッシ ュメモリを共に持つ、演算速度を向上したメモリ内蔵マ イクロプロセッサに関するものである。

#### [0002]

【従来の技術】マイクロプロセッサが専用の内蔵メモリ を使用して消算速度を高めた構成が、メモリ内蔵マイク ロブロセッサとして知られている。しかしその場合の典 型的な内蔵メモリの構成は、メモリアドレスの割り当て 30 が一意に定められている。このためメモリの使用に制限 が生じ、使用目的によってはメモリのアドレス構成が不 適当であり、そメモリの使用領域を変えるためにアドレ スを再割り当てする必要があって、使用上の柔軟性が欠 ける嫌いがあった。

【0003】外部メモリに関してこの不具合を改善した 方式として、図5に示される特関平11-272600 号公報に示されるものがある。図5 (a) がその構成図 で、これはメモリのアドレス領域のマッピングを行うデ コード回路の代わりに、アドレスマッピングを任意に設 40 定できるマッピング設定レジスタを設けて、アドレス空 間の割当、システム構成の変更を行うようにしたもので ある。図5(a)、(b)はその動作を説明する図で、 例えばあるシステムAでは(a)のアドレスマッピング としていて、各メモリは図のアドレスを設定されてい る。ところが別のシステムBで(b)のマッピングが必 要になった場合。マッピング設定レジスタ909が各メ モリに対して(b)から(a)への変換を設定しておけ ば、 各メモリが(a)のアドレスを設定されていても、

ドレスでは(a)に変換されて真行されることになる。 こうしてメモリアドレスに対するフレキシビリティが得 られる。

【① 0 0 4 】メモリ領域を都度自由に割り当てること以 外に、プロセッサの油草速度を落とさない工夫も重要で ある。メモリからの読み出し速度を上げるためにキャッ シュメモリを使用することがよく知られている。しかし キャッシュメモリは容量が限られており、その有効利用 に言及したものはない。

#### 100051

【発明が解決しようとする課題】従来のメモリの領域設 定は上記のようになされており、単にシステムの要求に 基づいて主メモリの領域割当を変更するのみで、マイク ロブロセッサの実行油算速度を考慮した割当はなされ ず、海算速度が低下する場合があるという課題があっ tc.

【0006】との発明は上記の課題を解決するためにな されたもので、内蔵メモリと内蔵キャッシュメモリを併 用するマイクロプロセッサにおいて、消算速度の低下を 抑えたメモリとキャッシュメモリの使い分けを行おうと する.

# [0007]

【課題を解決するための手段】この発明に係るメモリ内 蔵マイクロプロセッサは、メモリとキャッシュメモリを 共に内蔵するマイクロプロセッサにおいて、メモリの使 用領域を割り当てるアドレス変換バッファと、アドレス 変換バッファによるアドレス変換後のメモリの属性をメ モリの種類毎に管理する構成情報レジスタとを備えて、 メモリのアドレスをアドレス変換バッファに基づいて動 的に使用し、マイクロプロセッサの演算真行時にアドレ ス変換バッファから真アドレスを知り、対応するメモリ の優性を調べて、属性対応でメモリを直接ヒットする か、またはキャッシュメモリをヒットするかを決めるよ うにした。

【0008】また更に、アドレス変換バッファをミスト ヒットした場合は、ミスヒットしたアドレスの属性を調 べて、所定の低速メモリである場合はキャッシュに登録 するようにした。

#### [0009]

【発明の実施の形態】実施の形態 1. アドレス変換レジ スタを設け、メモリの属性を管理してメモリ内蔵プロセ ッサの速度低下を抑えた本発明の実施の形態を説明す る。図1は本実施の形態におけるメモリ内蔵プロセッサ の構成を示す図である。図において、1はCPU(プロ セッサ)、2は命令キャッシュ (メモリ) ユニット、3 はデータキャッシュ(メモリ)ユニット、4は本発明で 重要な要素であるメモリ管理ユニットである。メモリ管 理ユニット4は、その中に5のアドレス変換パッファ、 本実施の形態の場合は仮想アドレス機構としてのTLB 別のシステムBにおいてそのアドレス図5 (h) が寝ア 55 (Table Look-up Buffer) と、6 の内蔵メモリのアクセ ス速度等を属性として管理するメモリ構成情報レジスタ と、7のTLB5とCPU1のいずれのアドレスがを選 択するアドレスセレクタを持つ。8はプロセッサに内蔵 されるメモリで、SRAM、DRAM、フラッシュメモ リ等の各種のメモリがシステムにより使い分けられる。 9は外部デバイスとのインタフェースを行うバスインタ フェースユニットで、10はプロセッサ・バス、11は メモリ・バス、12はアドレスデコード制御信号祭、1 3は各種のメモリを選択するチップセレクト信号線、1 4はマイクロプロセッサと外部メモリや!/Oを接続す る拡張バスである。

【①①10】図2はマイクロプロセッサの動作を示すフ ロー図で、図3はTLB更新動作を示すフロー図であ る。また図4はメモリ構成情報レジスタ6の詳細とTL Bへのエントリ動作を説明する図である。これらの図に 基づいて動作を説明する。電源が投入されると、CPU 1は外部の初期化プログラム格納ROM16をアクセス し、その読み込まれた初期化プログラムによってシステ ムの初期化が行われる。初期化の過程で、メモリ構成情 報は外部のメモリ構成情報格納ROM15から得られ て、メモリ構成情報レジスタ6に記憶される。

【りり11】この初期状態からCPU1がメモリアクセ スを要する命令をデコードすると、メモリ管理ユニット 4にアクセスリクエストが生成される。こうして図2の ステップ (以後ステップの記述省略する) S101 でメ モリ管理ユニット4ではそのリクエストを受け付ける と、S102でまずアドレス変換モードのステータスを チェックする。アドレス変換モードが有効となっている ときはSIO3で、アクセスリクエストと共に受け取っ たアドレスは仮想空間アドレスであり、そのアドレスが TLB5に登録されているか否かをチェックする。そし て、アドレスが既にTLB5に登録されていれば、SI 04その仮想アドレスに対応する真アドレスをTLB5 から引き出し次のステップへ送出する。本真施の形態に おけるメモリ内蔵マイクロプロセッサでは、このアドレ ス変換時に例えば仮想アドレスが内蔵メモリである高速 SRAMへ割り当てられている場合にはその仮想アドレ スに対するアクセスはキャッシュメモリをバイバスして 直接高速SRAMへ送出し、低速DRAMへ割り当てら れている場合には仮想アドレスに呼び出す。

【0012】即ち、TLBの中にNビットと呼ぶキャッ シュ登録可否信報を保持し、S106でTLBヒットし た仮想アドレスに割り当てられている領域がキャッシュ に登録されるものか否かをこのNビットによって制定す る。システムがキャッシェメモリを使用し、かつキャッ シュモードが有効の時には、S107でTLB中のNビ ットが1ならばそのアクセスリクエストをキャッシュメ モリへ送出し、S108でキャッシュをアクセスする。 またS107でNビットが0ならば、S113で内蔵メ モリもしくは外部メモリをアクセスする。

【りり13】また、アドレス変換モードが有効時にCP Uから受け取った仮想アドレスがTLB5に存在せずT LBミスを発生した場合には、図3に示すフローでその 仮想アドレスに対応する新しいアドレス変換情報を登録 する。その際に、オペレーティングシステムなどのシス テムを制御するソフトウェアはS121でメモリ構成情 銀レジスタ6を参照し、S122でそのメモリ廃性情報 によって新しい仮想アドレスがキャッシュに登録されて いるべきものか否か判断して、キャッシュ可であればS - 123でNビット=OとしてTLB5へ登録し、SRA M等の高速メモリであればDRAM等の低速メモリのた めにキャッシュを提供した方がよいので、S124でN ビット=1としてTLB5へ登録する。ずなわち、図4 で示すように、新しい仮想アドレスをTLB5へ登録す る時、その仮想アドレスに対応する実アドレスがどのよ うなメモリに割り当てられるかをメモリ枠成情報レジス タ6の開始アドレス611、621、631とメモリ容 置612、622、632を参照することによって確認 し、そして割り当てられるメモリのメモリ居性613、 20 623、633を調べ、その結果をTLB5の新しく登 録するエントリのNビットへ反映させる。メモリ医性と して例えば高速と低速の2種類があるとすれば、高速の メモリ属性を持つ場合はキャッシュメモリを利用する必 要はないのでNピットを1に設定し、低速のメモリ属性 を持つ場合はキャッシュメモリを利用してアクセスの高 速化を図る必要があるのでNビットをりに設定すること になる。

[0014]

【発明の効果】以上のようにこの発明によれば、アドレ ス変換バッファとメモリの構成情報レジスタとを備え て、内蔵メモリの属性によりキャッシュまたは直接メモ リアクセスを使い分けるので、メモリの使用領域を自由 に変更しながら消算速度を上げる効果がある。

## 【図面の餅単な説明】

【関1】 本発明の実施の形態1におけるメモリ内蔵ブ ロセッサの模成を示す図である。

【図2】 真緒の形態!におけるマイクロプロセッサの 動作を示すフロー図である。

【図3】 実経の形態1におけるTBL更新動作を示す 40 フロー図である。


【図4】 実施の形態1におけるメモリ構成情報レジス タ6の詳細とTLBへのエントリ動作を説明する図であ

【図5】 従来のメモリの使用領域を変更できる外部メ モリに対するアドレス変換回路の構成と動作を説明する 図である。

### 【符号の説明】


1 マイクロプロセッサ (CPU), 2 命令キャッシ ュユニット、3 データキャッシュユニット、4 メモ 50 リ管理ユニット、5 アドレス変換バッファ(TL

特関2001-256108 (4) 6 B) 6 メモリ構成情報レジスタ。7 アドレスセレ \*2 アドレスデコード信号線、13 メモリ・チップセ レクト信号線、14 拡張パス、15 メモリ構成情報 クタ、8 内蔵メモリ、9 バスインタフェースユニッ ト. 10 プロセッサ・バス、11 メモリ・バス、1\* 格納ROM、16 初期化プログラム格納ROM。 [図2] [図1] 路治 マイクロプロセッサ 1012 Œ DUメモリアクセス リクエスト交付 **命令キャッシュ** スニット データキャッショ ユニット アドレス党員 B.B 和契明 メモリ書政情報 レジスタ ひまじットヤ 15 E 7 5 5105 メモリ \*+722007 パスインタフェース ユニット \$112 Tan ドビットチェック キャッシュあり? \$107 Hピット=1? 80 初類化プログラム 格をMin メモリ 構成 特報 色 特別M キャッシュアクセス メモリアクセス 算 了



特闘2001-256108

(5)



フロントページの続き

(51) Int.Cl.' G 0 6 F 15/78 識別記号 510

F i G06F 15/78

テーマコード(容考) 510G